

XXXII Ogólnopolska Olimpiada Wiedzy Elektrycznej i Elektronicznej
Dębica - 26 marca 2009 roku

TEST DLA GRUPY ELEKTRONICZNEJ

WYJAŚNIENIE:

Przed przystąpieniem do udzielenia odpowiedzi przeczytaj uważnie poniższy tekst.

Test zawiera 50 pytań.

Odpowiedzi należy udzielać na załączonej karcie odpowiedzi. W lewym górnym rogu karty wpisz swoje **imię i nazwisko**, nie wpisuj nic w miejsce przeznaczone na KOD.

Należy wybrać jedną poprawną odpowiedź oznaczoną literami a, b, c, d i zaznaczyć ją krzyżykiem (X) na karcie odpowiedzi.

Jeżeli uznasz, że zaznaczona odpowiedź jest błędna, należy otoczyć ją wyraźnym kółkiem, a prawidłową odpowiedź zaznaczyć krzyżykiem.


Jeżeli uważasz, że żadna odpowiedź nie jest właściwa, wpisz krzyżyk (X) poza tabelką w dodatkowej kolumnie.

Można korzystać jedynie z przyborów do pisania i rozdawanych kart brudnopisów. **Korzystanie z kalkulatorów, notebook'ów, telefonów komórkowych itp. jest zabronione.**

Za każdą prawidłową odpowiedź otrzymuje się jeden punkt. W przypadku zaznaczenia dwóch lub więcej odpowiedzi oraz nie podania żadnej odpowiedzi, nie otrzymuje się punktu.


Maksymalna liczba punktów 50.
CZAS ROZWIĄZYWANIA: 150 min.
Życzymy powodzenia.

1. Wyznacz rezystancję zastępczą R_{AB} poniższego układu:





- a. $0,55\Omega$ b. $0,65\Omega$ c. $0,75\Omega$ d. $0,85\Omega$

2. W celu określenia rezystancji wewnętrznej baterii, zmierzono napięcie bez obciążenia ($E = 24V$), a następnie wyznaczono charakterystykę mocy wydzielanej w funkcji rezystancji obciążenia. Moc maksymalna wynosi $144W$. Rezystancja R_W ma wartość:



- a. 3Ω b. 2Ω c. 1Ω d. $1,5\Omega$

3. Aby wyznaczyć prąd płynący przez gałąź z rezystorem R_1 zastosowano twierdzenie Thevenina. Schemat zastępczy „widoczny” z zacisków R_1 , a przeznaczony do wyznaczenia rezystancji wziernej ma postać:




4. Przy zastosowaniu twierdzenia Thevenina do gałęzi z rezystancją R_0 wartość napięcia pomiędzy punktami $\overleftarrow{P_1 - P_2}$ wyniesie:

- a. $K \frac{R_2 R_3 - R_1 R_4}{R_1 + R_2 + R_3 + R_4}$ b. $K \frac{R_2 R_3 - R_1 R_4}{R_1 - R_2 + R_3 - R_4}$
 c. $K \frac{R_2 R_3 + R_1 R_4}{R_1 + R_2 + R_3 + R_4}$ d. $K \frac{R_2 R_3 + R_1 + R_4}{R_1 + R_2 - R_3 - R_4}$


c) $\frac{U_z}{R_3}$ d) $\frac{U_z}{R_2 \parallel R_3}$

15 Wzmocnienie różnicowe $K_r = \frac{U_{wy}}{U_r}$, poniższego układu ($R_1 R_4 = R_2 R_5$)


a) $\frac{R_3 \cdot R_6}{R_1 \cdot R_5}$ b) $\frac{R_4 \cdot R_5}{R_2 \cdot (R_5 + R_6)}$
 c) $\frac{R_2 \cdot R_6}{R_1 \cdot (R_5 + R_6)}$ d) $\frac{R_4 \cdot R_5}{R_2 \cdot R_6}$




16 Który wykres charakterystyki wzmacniacza pasmowego odpowiada położeniu uzwojeń na rdzeniu. Częstotliwości rezonansowe i dobroci obwodów 1 i 2 są identyczne.



17 Wybierz prawidłowe rozwiązania zasilania w generatorze Colpitse'a




18 Poniższy schemat blokowy odpowiada :



- a) Przetwornikowi sigma-delta
- b) Miernikowi wartości skutecznej
- c) Wzmacniaczowi klasy D
- d) Przetwornikowi napięcie-częstotliwość


19 Poniższa wersja przetwornika c/a eliminuje :



Ze względu na poglądowność rysunku ograniczono się do 3 bitów


- a) niemonotoniczność
- b) nierównoczesność zadziałania kluczy prądowych
- c) błąd przesunięcia zera
- d) nieliniowość całkową

20 Poniższy układ może być wykorzystany jako:



- a) przetwornik a/c
- b) dyskryminator okienkowy
- c) miernik średniej długości impulsów
- d) układ próbkująco - pamiętajacy

21 Poniższy układ przedstawia wielokanałowy przetwornik a/c. Które elementy należy zastąpić mikrokontrolerem jednokładowym:




- a) multiplexer
- c) komparatory

- b) multiplexer i rejestr SAR
- d) komparatory i multiplexer

22 Wybierz właściwe rozwiązanie, wzięwszy pod uwagę względy techniczne i ekonomiczne (przetwornik 16 bitowy):



MA, MC – masa analogowa i cyfrowa przetwornika
 ⊥ - masa wspólnego zasilania

⊥, ⊥ - masy analogowe i cyfrowe oddzielnych napięć zasilających





23. Układ jak na rysunku.

Na wyjściu zaobserwujemy przebieg:




24. W rzeczywistym układzie do punktów A i B podłączono sondy oscyloskopu (A - kanał górny/ B - dolny). Generator TTL o częstotliwości $f = 4$ MHz. Dla kanału B zaobserwujemy.



25. Takie połączenie funktorów O.C. może pełnić funkcję:

- a. sumatora n - bitowego
- b. identyfikatora parzystości
- c. komparatora
- d. większościowego funkora EX-NOR





26. Struktura cyfrowa jest zasilana z napięcia 1V8. oprócz tego dla części komunikującej się z zewnętrznymi układami TTL dodano napięcie pomocnicze 3V3. Bramki z jakim wyjściem nie możemy dołączać do niniejszej struktury scalonej?

- a. standard
- b. typu driver (zwiększona obciążalność prądowa)
- c. trójstanowym
- d. otwarty kolektor

27. Aby zmierzyć napięcie na wyjściu nieobciążonej bramki trójstanowej TTL (bramka wyłączona - wysoka impedancja) wykorzystano oscyloskop z sondą 1/10 ($10M\Omega/15pF$). Otrzymano wielkości napięcia:



- a. $\approx 0V$
- b. $\approx 1,7V$
- c. $\approx 3,6V$
- d. $\approx 5V$

28. Na wejścia sterujące S_1, S_2 dwóch buforów trójstanowych TTL podano przebiegi sterujące zgodne z rysunkiem:




Podłączono oscyloskop do wyjść buforów. Otrzymujemy przebiegi (P1 zwarte, P2 rozwarte, $U_{we1}=0$, $U_{we2}=1$).

29. Dla dwóch bramek transmisyjnych podano przebiegi sterujące zgodnie z rysunkiem. Na oscyloskopie będziemy obserwować przebiegi.




Całość zasilana z napięcia $E = +5V$.

30. Generator $f = 160 \text{ kHz}$. Na wyjściach A/B otrzymamy przebiegi o częstotliwościach.
 a. 40 kHz, 20 kHz b. 60 kHz, 20 kHz c. 40 kHz, 40 kHz d. 20 kHz, 20 kHz



31. Dla poniższego układu realizującego funkcję $a \oplus b$ na wyjściu otrzymamy przebieg o częstotliwości f_{wy} .




- a. 0 b. f_{we} c. $2f_{we}$ d. $4f_{we}$

32. Poprawna logicznie funkcja opisująca działanie przerzutnika JK ma postać (dla wyjścia Q stan poprzedni to Q_0).

- a. $JQ_0 \vee \overline{KQ_0} \vee \overline{JK}$
 b. $\overline{JQ_0} \vee KQ_0$
 c. $JQ_0 \vee \overline{KQ_0}$
 d. $\overline{JQ_0} \vee \overline{KQ_0} \vee \overline{JK}$

33. Poniższy układ:

- a. podwaja częstotliwość sygnału na wejściu
 b. jest dwójka licząca




- c. jest detektorem impulsów zerowych
- d. generuje wąski impuls zerowy po każdym dodatnim zboczach na wejściu

34. Dysponujemy licznikami:



- modulo 8, wyjścia Q_0, Q_1, Q_2 (wagi 1, 2, 4)
- modulo 5, wyjścia Q_0', Q_1', Q_2' (wagi 1, 2, 4).

Łącząc je w konfiguracji podzielnika równoległego otrzymujemy podzielnik częstotliwości przez:



- a. 10 b. 15 c. 20 d. 40



35. Dla poniższego układu otrzymamy na wyjściu przebieg (standard TTL):



36. Przebiegi uzyskiwane w poniższym układzie mają kształt:



37 Wynikiem operacji odejmowania (rozkaz SUB) bajtu ED_H od AC_H , jest :

- a) AA_H b) 41_H
 c) 19_H d) BF_H


- 45 Czy w mikrokontrolerze 8051 występuje:
- Cykl (magistrali) akceptacji przerwania
 - Tablica adresów procedur obsługi przerwania
 - Nieobsadzony (nieobsadzone) kod (kody) operacyjne rozkazów
 - Pośredni sposób określania adresu pierwszej instrukcji po wyzerowaniu
- 46 Błąd ramki przy szeregowej transmisji asynchronicznej jest najczęściej spowodowany przez:
- różny protokół przesyłanych pakietów
 - niedopasowanie prędkości transmisji
 - nieużywanie bitu parzystości
 - zbyt długą przerwą pomiędzy ramkami
- 47 Wybierz prawidłowe określenie odnoszące się do działania pamięci podręcznej (PP):
- PP powiększa obszar przestrzeni adresowej procesora
 - w trybie zapisu transparentnego jest on realizowany do PP i pamięci głównej procesora (PG)
 - przed cyklem odczytu z pamięci głównej (PG) procesor sprawdza pole adresowe na wszystkich liniach PP
 - PP poziomu pierwszego jest największa, kolejne poziomy zajmują coraz mniejszy obszar.
- 48 Jakiej informacji nie zawiera tzw. linia (line) w pamięci podręcznej :
- bitu stanu kolejki
 - bitu ważności
 - bitu zmiany
 - adresu
- 49 System mikroprocesorowy typu normalnie niegotowego dysponuje linią akceptacji transferu \overline{DTACK} . Gdy $\overline{DTACK} = 0$ mikroprocesor kończy cykl. Jak zachowa się system, gdy linię \overline{DTACK} dołączymy wprost do masy:
- Zawsze będzie pracował prawidłowo i szybciej
 - Nie będzie możliwa obsługa przerwania
 - Nie będzie mógł stwierdzić błędu sprzętowego (magistrali)
 - System nie będzie mógł realizować operacji *odczyt – modyfikacja – zapis*
- 50 Jeżeli współczesny mikroprocesor, równocześnie z sygnałem zerowania otrzyma żądanie zwrotu magistrali, to tuż po zakończeniu zerowania zwraca magistralę nie wykonując żadnego cyklu kontaktu z pamięcią. Takie zachowanie jest konieczne ze względu na:
- poprawną pracę kolejki instrukcji
 - wielopoziomowy system przerwania
 - możliwość pracy wieloprocessorowej
 - prawidłowe działanie pamięci podręcznej

KOD.....
Imię i Nazwisko

.....

.....

KOD.....



XXXII Ogólnopolska Olimpiada Wiedzy Elektrycznej i Elektronicznej
Dębica - 26 marca 2009 roku

Karta odpowiedzi
(grupa elektroniczna)